設立30年以上 / 試用期間あり
(1)FPGA回路設計技術者
4月より顧客先（弊社スペース）にて以下の作業をして頂きます。
すでに弊社の社員が入って3月末までの作業をしておりますので、4月から合流し一緒に作業して頂きます。
仕事の詳細、進め方等はサポートいたします。
■作業内容
・ASIC向けRTLのFPGA組込み ※言語：Verilog-HDL
・RTLシミュレーション（ロジック検証）
・FPGA開発ツールにてP&R
・実機検証
※ICEを使用するのでICEの使用経験がある方は尚可
既卒・第二新卒歓迎 / 英語力不問 / 学歴不問
学歴不問 / 経験者のみ募集
＜必要スキル＞
(1)FPGA設計技術者：
＜必須＞
・Verilog-HDLでのRTL記述が出来る方。
・Verilog-XL、VCS等のシミュレーションツールの使用経験がある方。
・作業効率化のためスクリプト作成が出来る方。
＜あれば尚可＞
・C/C++、Python等が使える方。
・ICEを使った実機検証。
・オシロスコープ、ロジックアナライザ等の測定器の使用経験がある方。
増員
◎創業40年以上！
プリント基板の製造、アセンブリを主体業務としてスタートした当社。製造のみにとどまらず、通信技術・制御技術・機構技術に関する、開発およびサポートも手がけています。今後も、お客様により多くの技術的貢献の出来る会社に成長していくために、新しい方を採用することになりました。
転勤なし
神奈川県川崎市幸区北加瀬2-8-5（最寄駅：JR新川崎駅）
本社／神奈川県川崎市幸区北加瀬2-8-5
※勤務先はクライアントのオフィス（大船、みなとみらい）になります。
本社：
・JR線「新川崎駅」より徒歩13分
・JR線「川崎駅」よりバスで約20分「北加瀬」下車、徒歩3分
・東急線「元住吉駅」よりバスで約15分「北加瀬」下車、徒歩3分
完全土日祝休み
09:00〜18:00
実働時間：8時間/日
実働時間：8時間/日
※急用等の休暇、遅刻、早退等は柔軟に対応いたします。
月給 280,000円 ～ （※想定年収 3,600,000円 ～ ）
※給与面に関しては応相談
経験・能力・前職給与などを考慮して決定します。
【試用期間】試用期間あり
試用期間の長さ：3ヶ月
※ 雇用形態と給与に、本採用時と異なる部分があります。
雇用形態：本採用時と同じです。
給与：月給 250,000円以上
※経験・能力等を考慮の上、決定いたします。
年間休日120日以上 / 夏季休暇 / 年末年始休暇
完全週休2日制
完全週休2日制
≪年間休日128日（昨年度実績）！1年の1/3以上がお休みです！≫
■（土・日）
■祝日
■年末年始休暇（3～4日）
■GW休暇
■夏季休暇（3日）
■有給休暇
■慶弔休暇
◇ 年間休日120日以上
雇用保険 / 労災保険 / 厚生年金 / 健康保険 / 交通費支給あり
■昇給あり
■賞与あり ※業績による
■各種社会保険完備（雇用・労災・健康・厚生年金）
■交通費支給
■時間外手当
■出張手当
■職能手当
■役職手当
