設立30年以上 / 試用期間あり
■・メモリ製品評価システムのFPGA開発業務
・Verilogによる回路設計、SystemVerilogによる検証を行う。
・要求仕様書からVerilog回路設計時に詳細設計仕様書作成とRTLコーディング、検証仕様書作成とSystemVerilogで検証実施するもの。
既卒・第二新卒歓迎 / 英語力不問 / 学歴不問
学歴不問 / 経験者のみ募集
希望スキル
＜必須＞
★・RTL設計(Verilog or VHDLでのインプリ～検証)スキルと実務での経験があること。
・電子回路の知識（デジタル回路）
・ハードウェア記述言語の知識をお持ちの方（Verilog-HDL、VHDL、System-Verilog、System-C等）
＜必要スキル＞
・FPGAの合成、P&R業務経験がある。
(Xilinx FPGA経験あるとなお良い)
・FPGAのSTA業務経験がある。
(Xilinx FPGA経験あるとなお良い)
・オシロスコープ、ロジアナ等の測定器を使った基板評価の実務経験がある。
・Word、Excel、PowerPointでの文書、資料作成経験がある。
＜ 歓迎！＞
・自発的に周りの人とコミニュケーションをとることができる方
増員
◎創業40年以上！
プリント基板の製造、アセンブリを主体業務としてスタートした当社。製造のみにとどまらず、通信技術・制御技術・機構技術に関する、開発およびサポートも手がけています。今後も、お客様により多くの技術的貢献の出来る会社に成長していくために、新しい方を採用することになりました。
転勤なし
神奈川県川崎市幸区北加瀬2-8-5（最寄駅：JR新川崎駅）
本社／神奈川県川崎市幸区北加瀬2-8-5
※勤務先はクライアントのオフィス（大船、川崎、みなとみらい）になります。
・JR線「新川崎駅」より徒歩13分
・JR線「川崎駅」よりバスで約20分「北加瀬」下車、徒歩3分
・東急線「元住吉駅」よりバスで約15分「北加瀬」下車、徒歩3分
完全土日祝休み
09:00〜18:00
実働時間：8時間/日
※時差通勤制度あり
月給 280,000円 ～ （※想定年収 3,360,000円 ～ ）
月給28万円～
※要相談
※年齢・能力・前職給与などを考慮して決定します。
【試用期間】試用期間あり
試用期間の長さ：3ヶ月
※ 雇用形態と給与に、本採用時と異なる部分があります。
雇用形態：本採用時と同じです。
給与：月給 250,000円以上
※経験・能力等を考慮の上、加給等、決定いたします。
※時差通勤制度あり
年間休日120日以上 / 夏季休暇 / 年末年始休暇
完全週休2日制
≪年間休日128日（昨年度実績）！1年の1/3以上がお休みです！≫
■完全週休2日制（土・日）
■祝日
■年末年始休暇（3～4日）
■GW休暇
■夏季休暇（3日）
■有給休暇
■慶弔休暇
◇ 年末年始休暇
◇ 夏季休暇
◇ 年間休日120日以上
雇用保険 / 労災保険 / 厚生年金 / 健康保険 / 交通費支給あり / テレワーク・在宅OK
■昇給あり
■賞与あり ※業績による
■各種社会保険完備（雇用・労災・健康・厚生年金）
■交通費全額支給
■時間外手当
■出張手当
■職能手当
■役職手当
◇ 雇用保険
◇ 労災保険
◇ 健康保険
◇ 厚生年金
※クライアント先事情によりテレワーク・在宅もあります
