【採用背景】
私たちの部門では、スマートフォンなど組み込み機器で使用されているUFS規格に準拠したNANDコントローラを開発しています。AIの発展により、ストレージは高速化、大容量化しています。このため、ストレージ制御に求められるコントローラLSIも複雑化、大規模化してきています。私たちは、NANDコントローラLSIのHW開発部門としてHWの仕様策定から設計/検証までの上流設計を行い、業界のトップランナーとして製品の上市を目指しています。ぜひ一緒に、業界最先端の製品開発に携わっていただきたく思います。
【組織のミッション】
●NANDシステムHW開発技術部のミッション：
NANDフラッシュメモリを制御するコントローラLSIのHW設計、ASIC開発、システム評価、出荷テスト開発と幅広い業務を担当
●NANDシステムHW設計担当のミッション：
NANDコントローラLSIのアーキテクチャ検討、仕様作成、設計、検証、を通じて競争力のある品質の高い製品を作り上げ、競合他社に先駆けて市場に投入し、当社の売り上げ向上に貢献していくことが使命です。
【採用面接官からのメッセージ】
先端領域であるため、未知の領域や、変化が大きく、達成困難な市場要求に対しても、技術的な検討を重ね、柔軟に検討していく姿勢が求められます。また、プロセスの微細化に伴い、設計のリードタイムも伸びており、製品の上市スピード (TAT)短縮、設計品質改善の要求も厳しくなっています。このように、技術的難易度が高い業界ですが、その分、チャンスが多く、技術者としても成長する機会が多いので、ぜひご応募お待ちしております。
【お任せする業務】
・NANDコントローラLSIのアーキテクチャ設計、およびデジタル回路の設計・検証業務
【具体的な仕事内容】
NANDコントローラLSIにおけるデジタル回路上流設計および検証業務を担っていただきます。
1.要求分析・アーキテクチャ設計：
・次世代通信規格(UFS等)や市場要求に基づき、システム全体の性能(高速・低電力)を最適化するためのHWアーキテクチャ設計
2.機能仕様策定：
・制御ロジック、データ転送、バッファ管理等の各ユニットにおける機能仕様の定義およびドキュメント作成
3.RTL設計：
・SystemVerilog / Verilogを用いた、 PPA(性能・電力・面積)を考慮した論理回路の実装(フロントエンド設計)
・論理合成・静的タイミング解析(STA)に基づく、タイミング収束および低消費電力設計の適用
4. 検証環境を用いたRTL検証：
・UVM(SystemVerilog)フレームワークを活用した検証
[従事すべき業務の変更の範囲]
(雇入れ直後)上記の通り
(変更の範囲)その他会社が指示する業務
【使用ツール】
・ RTL設計：Verilog HDL, System Verilog
・ 検証環境：UVM, System Verilog
・ Linux環境, プログラミング言語 (C言語, Python, Perlなど)
【業務のやりがい・魅力】
・新規製品の開発を主としていますので、従来のやり方に捕らわれることなく、常に新しい開発手法、実装方法を模索しています。そのため、設計者のアイディアが積極的に採用されるクリエイティブさが私たちの業務の魅力です。
・UFS製品においては、スマートフォン、車載、ゲーム機などの組み込みストレージとして採用されており、全世界で非常に多くのエンドユーザーに利用されています。また、今後フィジカルAIなどの領域でも市場が伸長していくことが期待されています。このように、自分の開発した製品で世界を面白くすることができる、という体験をされたい方と、ぜひ一緒にお仕事をしたいです。
【技術優位性】
世界中の数億台のスマートフォンに、あなたの設計したアーキテクチャが宿ります。 当社はモバイル向けストレージの分野においてトップランナーであり、世界中で普及している主要なスマートフォンに当社製品に採用されています。モバイルデバイスの進化(4K/8K動画、5G通信、オンデバイスAI)を支えるのは、ストレージの圧倒的な読み書き速度の実現と低消費電力化の両立です。トップランナーとして「世界中のユーザーが感じる快適さ」を物理層から定義できるのは、この環境ならではの特権です。
【キャリアパス】
製品開発を経験して、積み重ねた知見をもとに、特定の機能における専門家として、チームを牽引するリーダー的役割を期待します。
【職場環境】
・平均残業時間：20時間/月
・在宅勤務地：2～3日/週程度※業務事情による
・開放的な雰囲気のなか、業務に集中できる環境が整っており、チーム全員が一体となって問題解決に取り組む姿勢が根付いています。
・構内には、社員食堂やコンビニも完備されております。
【入社後の教育／OJT 一例】
・キャリア入社者用技術教育プログラム(フラッシュメモリ技術、SSD技術等の各技術分野の講座)
・EDAツールはベンダ―の社外教育を受講
・装置メーカー、パーツメーカーによる勉強会
・新人向けの横断教育プロジェクト(研究論文の読解会)
・部門内チームミーティングでの勉強会
・他工場の見学 など
【参考記事】
・職種紹介をみる(製品開発・回路設計)
・社員インタビューをみる(メモリ事業部)
・社員インタビューをみる(SSD事業部)
・企業情報をみる
・福利厚生・人材育成を知る
・採用情報をみる
・オフィス風景をみる
・キャリア採用サイトをみる
【必須要件】
※以下、いずれかのご経験を5年以上有する方
■デジタル回路の論理設計(RTL設計)の経験
-Verilog HDL / SystemVerilogを用いた大規模回路の実装・コーディングスキル
■SystemVerilogを用いた検証環境の構築・実行経験
-テストベンチ、テストシナリオの作成、およびAssertionを用いた回路検証スキル
■回路の機能仕様書・設計仕様書などの技術ドキュメント作成力
-複雑な仕様を構造化し、他部門(FW、バックエンド等)と齟齬なく合意形成できる力
【歓迎要件】
□大規模SoCの開発経験、低消費電力回路設計経験
□UVMを用いた検証環境の構築・運用
□静的検証(FPV：Formal Property Verification)やランダム検証の経験
□論理合成、タイミング解析(STA)等、バックエンド経験
□英語を用いた技術仕様書(国際規格等)の読解、および海外拠点とのコミュニケーション経験(目安：TOEIC 650点以上)
【学歴】
大卒以上
・給与：月給31.4万～80万円（想定年収 550万～1260万円）
※上記の下限は初任給（学卒新人）です。経験・能力を考慮し決定
・雇用形態：正社員(試用期間2か月、契約期間の定めなし)
【年収例】
・930万円／37歳（既婚・子2人／月給51万円＋各種手当＋賞与）
※各種手当には、住宅費補助、家賃補助、次世代育成手当、20時間/月相当の時間外勤務手当含む。
・650万円／28歳（独身／月給37万円＋各種手当＋賞与）
※各種手当には、住宅費補助、家賃補助、20時間/月相当の時間外勤務手当含む。
・勤務時間 ：8時30分～17時15分(※休憩時間60分、フレックスタイム制）
・休日・休暇 ：年間休日125日(2026年度)、完全週休2日制(土日)、
祝日、ＧＷ、夏季、年末年始、有給休暇、赴任休暇、介護休暇、
妊娠保護休暇、看護等休暇等
・諸手当：次世代育成手当
（18歳未満の扶養対象児童一人あたり15,000円/月）
住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当等
・寮・社宅：独身寮、単身寮、家族社宅
・その他：昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)、
在宅勤務制度、財形貯蓄制度、企業年金制度、従業員持株制度、健康保険、雇用保険、労災保険等
※管理職採用の場合、年俸制。フレックスタイム制、次世代育成手当、住宅費補助、時間外勤務手当は対象外
※場合により嘱託採用の可能性あり
【Web面接実施中】
◆横浜テクノロジーキャンパス(神奈川県横浜市栄区)
・JR大船駅徒歩7分
●敷地内禁煙(但し屋内喫煙可能場所あり)
[就業場所の変更の範囲]
(雇入れ直後)上記の通り
※在宅勤務制度利用者は、自宅その他在宅勤務制度実施基準で定める場所を含む
(変更の範囲)会社が指定する場所
※配置転換や転勤・出向などの人事異動等により、就業場所を変更することがある。
